一個針對高效率多核心系統快取記憶體資料一致性模擬之根據分享變數為基礎的同步方法

A Shared-Variable Based Synchronization Approach to Efficient Cache Coherence Simulations for Multi-Core Systems

傅正陽(Cheng-Yang Fu)

指導教授 ： 蔡仁松

國立清華大學/電機資訊學院/資訊工程學系/碩士(2010年)

摘要

本篇論文提出一個針對高效率多核心系統快取記憶體資料一致性模擬之根據分享變數為基礎的同步方法。傳統的模擬方法藉由在每個模擬的時脈或是記憶體存取進行同步，雖然可以得到正確的結果，但是因為嚴重的同步成本，造成效能低落。我們觀察到，只需要在分享變數上進行同步，就可以得到一個正確的快取記憶體資料一致性模擬，針對此所提出的方法可以同時兼顧正確性和模擬效率。實驗數據結果證明，我們所提出的方法比同步在每次記憶體存取快六到八倍，和以時脈做為同步基礎的方法相比快18到44倍，同時模擬的正確性也可以被保證。

關鍵字

快取記憶體資料一致性通訊協定 ； 多核心模擬

並列摘要

無資料

並列關鍵字

simulation ； multi-core ； cache coherence protocol

參考文獻

[2] L. Benini, D. Bertozzi, A. Bogliolo, F. Menichelli, and M. Olivieri, "MPARM: Exploring the Multi-Processor SoC Design Space with SystemC," in The Journal of VLSI Signal Processing. vol. 41, pp. 169-182, 2005.

[4] F. Fummi, M. Loghi, S. Martini, M. Monguzzi, G. Perbellini, and M. Poncino, "Virtual Hardware Prototyping through Timed Hardware-Software Co-Simulation," in Design, Automation and Test in Europe. pp. 798-803, 2005.

[5] J. L. Hennessy and D. A. Patterson, Computer Architecture: A Quantitative Approach, fourth edition, 2006.

[8] D. Kim, S. Ha, and R. Gupta, "CATS: Cycle Accurate Transaction-driven Simulation with Multiple Processor Simulators," in Design, Automation & Test in Europe Conference & Exhibition, 2007. pp. 1-6, 2007.

[9] M. Wu, C. Fu, P. Wang, and R. Tsay, "An effective synchronization approach for fast and accurate multi-core instruction-set simulation," in EMSOFT '09: Proceedings of the seventh ACM international conference on Embedded software. pp. 197-204, 2009.