應用堆疊式高介電穿隧氧化層與高功函數金屬閘極於電荷捕捉式快閃記憶體之電特性研究

Investigation of applying stack High-K tunneling oxide and high work function metal gate to charge-trapping Flash Memory

何廷峻(Ting-Jyun He)

指導教授 ： 張廖貴術

國立清華大學/原子科學院/工程與系統科學系/碩士(2008年)

https://doi.org/10.6843/NTHU.2008.00421

摘要

當浮動閘極結構之快閃記憶體無法滿足元件微縮的發展時，而SONOS 結構快閃記憶體再度成為研究的方向，然而以氮化矽當作電荷捕捉層之SONOS 快閃記憶體於次微米時代之後，無法再藉由降低穿隧氧化層的方式提高寫入操作速度，況且元件的電荷保存力也將有所疑慮。因此希望以高介電材料的應用達到較佳的工作特性與可靠度特性。 本論文的研究重點主要包含三個方向： (一) 採用能帶工程理論，設計堆疊式之穿隧氧化層，搭配高介電材 料，應用於電荷捕抓式快閃記體元件，並觀察比較其綜合之電特性表現。(本章實驗樣品為電晶體結構) (二) 選用較高功函數金屬閘極MoN 應用於電荷捕捉式快閃記憶中，觀察比較此金屬閘極的變動將對元件電特性有何改善與影 響。(本章實驗樣本包含電容結構與電晶體結構) (三) 利用電漿沈浸離子佈植氮化電荷捕抓式快閃記憶體，觀察用此法氮化對元件電特性有何改善與影響。(本章實驗樣本為電容結構) 實驗結果可以觀察到堆疊式高介電穿隧氧化之設計，有助於增進寫入速度，並且依然保有不錯的電荷保存力。而選擇較高功函數之金屬閘極，將有助於抹除特性的有效改善。

關鍵字

快閃記憶體 ； 穿隧氧化層 ； 高介電材料 ； 高功函數電極 ； SONOS ； PIII

並列摘要

無資料

並列關鍵字

HASH(0x1baa5450) ； HASH(0x1baa54f0) ； HASH(0x1baa5590) ； HASH(0x1baa5630) ； HASH(0x1baa56d0) ； HASH(0x1baa5770)

參考文獻

[1] Marvin H. White, et al., ”On the Go with SONOS”， IEEE Circuit & Device,JULY 2000, p22.

[3] Jiankang Bu, et al., “Retention reliability enhanced SONOS NVSM with scaled programming voltage”, IEEE Aerospace Conference paper, Vol.5 2001, p5-2383.

[4] K.Tamer San, et al., “Effects of erase source bias on Flash EPROM device reliability”, IEEE Transactions on Electron Device, Vol.42, No.1, JANUARY 1995, p150.

[5] T.Sugizaki, et al., “Novel multi-bit SONOS type flash memory using a high-k charge trapping layer”, IEEE Symposium on VLSI Technology Digest of Technical Paper, 2003, p27.

[7] Jan Van Houdt, et al., “High-k materials for nonvolatile memory applications',IEEE Physics Symposium, 2005, p234.