具多氮型氮化矽/氧化矽堆疊的穿隧氧化層與奈米線通道之複晶矽快閃記憶體元件特性分析

Characteristics of Poly-Si Flash Memory with Nanowire Channel and N-rich SiN/SiO2 Tunneling Layer Stack

何季展(Ho, Ji.Jan)

指導教授 ： 張廖貴術

國立清華大學/原子科學院/工程與系統科學系/碩士(2012年)

摘要

如今，快閃記憶體已廣泛地應用於可攜式電子產品上，如智慧型手機與平板電腦。傳統浮動式閘極快閃記憶體因為其結構與可靠度問題，使得元件已無法滿足微縮發展的趨勢，因此利用電荷陷阱式快閃記憶體取代浮動閘極結構元件已是未來發展的趨勢。然而當傳統SONOS記憶體元件發展到次微米以下，就無法再以降低穿隧氧化層厚度來提升元件的操作效率。所以有許多改良的SONOS元件也因此而發展出來，例如能帶工程SONOS元件。利用非常薄的薄膜堆疊的穿隧氧化層，在寫入與抹除時的高電場下，電荷穿隧距離會因部分穿隧能障消失而有效降低。
　　在本篇論文中，我們利用此概念因而設計了（低溫）多氮型氮化矽/氧化矽堆疊的穿隧氧化層作為SONOS元件的穿隧氧化層。此外，由於奈米線通道結構能提高閘極對通道的控制能力，並能有效地降低臨界電壓（threshold voltage）、漏電流等，且基本電性都較一般標準結構的薄膜電晶體好，所以我們也進一步結合了利用側壁空間層的製作方式所形成的奈米線通道薄膜電晶體。由於奈米線通道結構的SONOS元件，在元件操作時有明顯的EBT（Electron back tunneling）現象發生，所以我們也把高介電係數材料以及高功函數金屬應用在電荷阻擋層與閘極上，並且對基本電特性、寫入/抹除速度、可靠度做詳細的分析探討。
　　由實驗結果發現，（低溫）多氮型氮化矽/氧化矽堆疊的穿隧氧化層能有效的提升寫抹速度，但在資料保存性上較差。使用奈米線通道結構的SONOS元件，由於奈米線通道有較小的曲率半徑，使得有較快的寫入與抹除速度。多氮型氮化矽/氧化矽堆疊的穿隧氧化層也能有效的提升寫抹除速度，但在抹除時卻有很明顯的EBT現象發生。資料保存性上也較差些。搭配高介電材料的阻擋層與高功函數金屬閘極的奈米線通道的元件，元件操作時已經沒有EBT發生，而且多氮型氮化矽/氧化矽堆疊的穿隧氧化層也能有效的提升寫入與抹除速度，資料保存性上仍較差些。但在經過一千次擦寫後的電荷保持力卻以堆疊式的穿隧氧化層較好。

關鍵字

矽-氧-氮-氧-矽 ； 奈米線通道 ； 堆疊式穿隧層 ； 快閃記憶體 ； 多氮型氮化矽

並列摘要

無資料

並列關鍵字

SONOS ； nanowire ； stacked tunneling layer ； flash memory ； N-rich SiN

參考文獻

Chapter 1

[1.2] M. White, D. Adams, and J. Bu, “On the go with SONOS,” IEEE Circuits and Devices Magazine,, vol. 16, no. 4, Jul 2000, pp. 22 –31.

[1.3] M. White, Y. Yang, A. Purwar, and M. French, “A low voltage SONOS nonvolatile semiconductor memory technology,” in Nonvolatile Memory Technology Conference, 1996., Sixth Biennial IEEE International, Jun 1996, pp. 52 –57.

[1.4] J. Bu and M. White, “Retention reliability enhanced SONOS NVSM with scaled programming voltage,” in Aerospace Conference Proceedings, 2002. IEEE, vol. 5, 2002, pp. 5–2383 – 5–2390 vol.5.

[1.5] K. San, C. Kaya, and T. Ma, “Effects of erase source bias on flash EPROM device reliability,” Electron Devices, IEEE Transactions on, vol. 42, no. 1, pp. 150 –159, Jan 1995.