- 學位論文
介電層後處理閘堆疊對鰭式電晶體與鍺金氧半元件電特性之影響研究
Effects of Post Dielectric Treatment in Gate Stack on Electrical Characteristics of FinFET and Ge MOS Devices
本文將於2026/08/15開放下載。若您希望在開放下載時收到通知，可將文章加入收藏。
延伸閱讀
- 黃晉修（2017）。以多層介電質閘堆疊改善鰭式電晶體之電特性研究〔碩士論文，國立清華大學〕。華藝線上圖書館。https://www.airitilibrary.com/Article/Detail?DocID=U0016-0401201816095722
- Hu, K. T. (2017). 使用介電係數調變降低表面效應之高壓鰭式電晶體模擬分析 [master's thesis, National Tsing Hua University]. Airiti Library. https://www.airitilibrary.com/Article/Detail?DocID=U0016-3004201814421860
- Hsu, C. Y. (2011). 金氧半及鰭式場效電晶體閘極穿隧電流之先進模擬及其潛在應用 [doctoral dissertation, National Chiao Tung University]. Airiti Library. https://doi.org/10.6842/NCTU.2011.00965
- 何廷峻（2008）。應用堆疊式高介電穿隧氧化層與高功函數金屬閘極於電荷捕捉式快閃記憶體之電特性研究〔碩士論文，國立清華大學〕。華藝線上圖書館。https://doi.org/10.6843/NTHU.2008.00421
- 郭伯璉（2021）。Effects of various oxidation processes for gate stack on electrical characteristics of Ge FinFET.〔碩士論文，國立清華大學〕。華藝線上圖書館。https://www.airitilibrary.com/Article/Detail?DocID=U0016-0203202211541662