應用於雙相分離控制技術低功率6T靜態隨機存取記憶體之削減接地彈跳機制

Ground Bounce Reduction Scheme for Low Voltage 6T SRAM with Dual-Split-Control Assist Technique

張庭豪

指導教授 ： 張孟凡

國立清華大學/電機資訊學院/電子工程研究所/碩士(2014年)

https://doi.org/10.6843/NTHU.2014.00641

摘要

由於靜態隨機存取記憶體具有快速存取的記憶功能，因此在電子產品中是一個非常重要的電路。它的容量是影響整個系統速度的主要原因。為了達到大量存取資料的需求，此記憶體在整個系統所佔的面積越來越多。因此，降低功率消耗變成是一個非常重要的議題
為了減少靜態隨機存取記憶體的功率消耗，降低操作電壓是一個有效的方法。然而靜態隨機存取記憶體於低電壓操作將面臨以下問題: (1) 於讀取操作產生讀取失真 (2) 於寫入操作產生半選擇失真 (3) 於寫入操作產生寫入失敗。過去的作品提出一個新穎的記憶胞搭配雙相分離控制電路。此記憶胞的字組線被分成字組線1與字組線2。其特色為單邊寫入於兩個相位中並且單邊讀出於一個相位中。此記憶胞藉由抬高地端的電壓以改善讀取失真。然而，根據記憶胞的佈局，其面臨接地彈跳的問題。因此無法於低電壓下操作。
在這個作品中，我們提出了陣列邊緣記憶體電路。此電路對於降低接地彈跳的主要觀念在於分散接地彈跳到其他未選擇的行之記憶胞地端。為了切換記憶胞的地線為零伏特或抬高的電壓，此電路需要兩個N型的金氧半場效應電晶體當作開關。此外，網狀線的功能是用來降低接地彈跳因為其電流可以藉由網狀線分散到其他的記憶胞地端。
透過二十八奈米互補式金氧半邏輯製程技術，建構出一容量為兩百五十六千字元之新穎記憶胞搭配雙相分離控制電路。藉由示波器以及測試機台PK2之量測，此晶片可於五百八十毫伏之操作電壓下以四百五十五百萬赫茲的頻率運行。此作品之品質因數: 記憶胞穩定性乘以寫入邊限乘以記憶胞電流為其他低操作電壓之靜態隨機存取記憶體的三十二倍。

關鍵字

靜態隨機存取記憶體 ； 接地彈跳

參考文獻

[2] K. Zhang, et al., "Low-Power SRAMs in Nanoscale CMOS Technologies,"IEEE Trans. Electron Devices, vol. 55, pp. 145-151, Jan. 2008.

[3] Y.-C. Lai, et al., "Resilient Self-VDD-Tuning Scheme With Speed-Margining for Low-Power SRAM," IEEE J. Solid-State Circuits, vol. 44, pp. 2817-2823, Oct. 2009.

[6] Y. Wang, et al., "A 4.0 GHz 291 Mb Voltage-Scalable SRAM Design in a 32 nm High-k + Metal-Gate CMOS Technology With Integrated Power Management," IEEE J. Solid-State Circuits, vol. 45, pp. 103-110, Jan. 2010.

[7] M.-F. Chang, et al., "A differential data aware power-supplied (D2AP) 8T SRAM cell with expanded write/read stabilities for lower VDDmin applications," in VLSI Circuits, 2009 Symposium on, pp. 156-157, 2009.

[8] K. Nii, et al., "A 45-nm Bulk CMOS Embedded SRAM With Improved Immunity Against Process and Temperature Variations," IEEE J. Solid-State Circuits, vol. 43, pp. 180-191, Jan. 2008.