- 學位論文
低功率多掃描段測試架構之多功能控制電路設計
Multi-function Controller for Low-Power Multiple Scan Test of Transition Delay Faults
摘要
在此研究中，我們改變掃描正反器的內部結構，加上四個tri gate，每兩個tri gate有一個控制訊號控制，分別為Modej與Launch_Capture_Modej訊號，前者是用來控制掃描正反器在位移時是否能進行動作，而後者是控制抓值與投值時掃描正反器是否能進行動作，如此一來使其有資料封阻(data gating)[1]的功能，讓掃瞄正反器可以選擇資料來源或者保存資料不變。而為了控制這兩個訊號，我們將掃描串設計分段，並設計控制電路，使得測試過程中，可以只有一段掃描段進行位移(shift)、投值(launch)與抓值(capture)動作，以進行低功率的轉態延遲障礙(transition delay fault)測試。為了配合我們的設計結構及測試方式，我們採用呂承韋的方法[13]，將掃描正反器分段及產生測試圖樣，並將產生好的圖樣再進行分類成我們所要的三種測試圖樣，最後再將測試圖樣依照我們所設計的架構去計算WSA的消耗功率，證明所提設計可以達成低功率之測試目標。
並列摘要
In this thesis,we change the internal structure of scan flip flops by adding four trigates and controlling them with two signals. Scan flip-flops can therefore have the ability of data gating[1] to restore original values or choose values from inputs. We partiton scan chains into multiple segments and design controller circuits for providing control signals to make only one segment be active during shift, launch, and capture operations for LOC and LOS application for low-power testing transition delay faults. We use the method of Cherng-Wei Leu[13] for grouping flip-flops into segments and generating test patterns accordingly. Experiments show that our designs and testing methods can help achieve the purpose of low-power testing of transition delay faults.