具有強健靜電保護和高度鎖定免疫力之埋藏矽控整流器的雙載子電晶體元件與電路

SCR-Buried BJT Devices and Circuits for Robust ESD Protection with High Latchup Immunity

陳國科(Quo-Ker Chen)

指導教授 ： 黃至堯

健行科技大學/電資學院/電子工程所/碩士(2009年)

https://doi.org/10.6824/UCH.2009.00062

摘要

首先一個埋藏矽控整流器並且具有高保持電壓的雙載子電晶體於0.6微米10伏高壓的製程下被發展出來。此元件是將一浮接的P+擴散區埋藏於一個寄生的NPN雙載子電晶體裡。強健的6~7KV的靜電放電臨界電壓以及具有高免疫鎖定的15~18V保持電壓可藉由佈局的最佳化，改變浮接P+與陽極N+擴散區的間距及P+擴散區的寬度來達成。其次，在0.18微米3.3V電壓製程下，我們更進一步發展出一個新穎擁有保持電壓高於其操作電壓的埋藏矽控整流器之雙極電晶體電路以應用於靜電放電防護。此電路由一個浮接P+陽極/N+陰極的雙極接面電晶體結構所組成並且覆蓋一個金氧半閘極作為開關，同時此閘極耦合一個RC電路用來讓矽控整流器依據靜電放電打擊或是正常的晶片操作狀態決定啟動與否。該基本元件相關於靜電防護主要的設計參數為陽/陰極至浮接陽/陰極的間距L和浮接陽/陰極的寬度W。我們能夠藉由調整金氧半開關的通道長度及其汲極大小獲得足夠可靠的靜電放電防護能力及完全免除鎖定的直流保持電壓，此電路最佳化的I-V結果顯示鎖定免疫能力的直流保持電壓為3.6~7.6V，同時擁有一個非常好的人體放電模式靜電效能超過8KV。

關鍵字

靜電放電 ； 矽控整流器 ； 浮接陽/陰極 ； 鎖定 ； 保持電壓

並列摘要

無資料

並列關鍵字

electrostatic discharge (ESD) ； SCR ； floating anode/cathode ； latchup ； holding voltage

參考文獻

【1】 A. Amerasekera, C. Duvvury, “ESD in Silicon Integrated Circuit”, Second Edition, Texas Instruments Inc., John Wiley & Sons LTD., 2003.

【2】 C. Duvvury, J. Rodriguez, C. Jones and M. Smayling, “Device Integration for ESD Robustness of High Voltage Power MOSFETs,” IEEE IEDM Digest, pp. 407-410, 1994.

【3】 C. Duvvury, “ESD: Discharge For IC Chip Quality and Reliability”, Silicon Technology Development, Texas Instruments Inc., Dallas, 2000.

【4】 C.-Y. Huang, W.-F. Chang, S.-Y. Chung and M.-D. Ker etc., “Design optimization of ESD protection and latchup prevention for a serial I/O IC”, Microelectronics Reliability, Vol.44, Issue 2, pp. 213-221, February, 2004.

【5】 C.-Y. Huang “Computer-Aided Electro-Thermal device simulation of ESD NMOS, Journal of Ching-Yun university, Vol.24, No.2, 2004.