工作於次奈秒讀取且次毫瓦每千兆赫茲之28奈米製程0.45伏電壓之32Kb 5T之靜態隨機存取記憶體與記憶體內運算架構

A Sub-ns-Access Sub-mW/GHz 28nm 0.45V 32Kb 5T SRAM Implementation and In Memory Computing Architecture

湯貴華(Kuei-Hua Tang)

指導教授 ： 周世傑

國立交通大學/電機學院/電子工程系所/碩士(2019年)

摘要

無資料

關鍵字

靜態隨機存取記憶體 ； 記憶體內運算架構 ； 次毫瓦每千兆赫茲 ； 多供應電壓 ； 讀寫協助

並列摘要

無資料

並列關鍵字

5T SRAM ； In-memory computing ； multi-supply voltages ； read/ write assist

參考文獻

[1] A. Biswas and A. P. Chandrakasan, “Conv-RAM: An energy-efficient SRAM with embedded

convolution computation for low-power CNN-based machine learning applications,”

488–490.

[2] Han, S, “Efficient Methods and Hardware for Deep Learning,” https://stacks.stanford.

edu/file/druid:qf934gh3708/EFFICIENT%20METHODS%20AND%20HARDWARE%