針對記憶體系統之客製化周圍電路之網格狀繞線演算法

A Grid-Based Routing Algorithm for Customized Peripheral Circuits of SRAM System

林建宏(Chien-Hung Lin)

指導教授 ： 陳宏明

國立交通大學/電機學院/電子工程系所/碩士(2019年)

摘要

隨著電路設計佈局的難度增加，佈局產生問題越來越有挑戰性。在這篇論文內，我們提供一個有可慮保護環設計策略以及產生一個沒有違反晶片設計規則的客製化晶片的佈局。在軌道放置的階段，我們指明每一個汲極和閘極的引腳的最佳軌道位置。而在引腳訪問階段中。我們的方法保證每個引腳都可以被連接到。接下來，我們調用有考慮電路設計規則之以網格化為基礎的迷宮繞線演算法以及切斷與重繞策略去完成我們的細節化繞線。在考慮了目標函式以及電路設計規則的網格化地圖底下，我們可以產生擁有最小線長且沒有違反電路設計規則之客製化電路。除此之外，我們在面積，漏電流，以及電容值的指標上有著 10% 以上的優化，而我們電路的效能也並不會輸給業界所產生的電路佈局。

關鍵字

電路佈局 ； 自動化 ； 記憶體系統 ； 網格狀繞線

並列摘要

As the complexity of a layout design grows, layout generation problem has been more
challenging. In this work, we propose a routing flow that considers the guard-ring design
strategy and generates the layout of a customized circuit without design rule violations.
In track-assignment stage, we indicate that the best track location of the pin of the drains and the gates. Then, we utilize the grid-based maze route considering design rule constrains(DR) and rip-up and re-route strategy to complete the detailed routing. With the objective function and the DR that modeled in the grid-map, we can generate the layout of the customized circuit with minimized wire length and without DR violations. Besides, area, leakage current, and capacitance improve more than 10% improvement and performance is not inferior to industry layouts.

並列關鍵字

layout ； cell generation ； SRAM ； routing

參考文獻

[1] Y.-L. Li, S.-T. Lin, S. Nishizawa, H.-Y. Su, M.-J. Fong, O. Chen, and H.Onodera,

“Nctucell: A dda-aware cell library generator for finfet structure with implicitly

adjustable grid map,” Proc. DAC, 2019.

[2] T. Uehara and W.-M. vanCleemput, “Optimal layout of cmos functional arrays,”

Proc. DAC, vol. 30, no. 5, pp. 305–319, 1981.