多相位時序歪斜校正技術及其於時序交錯類比數位轉換器之應用

Multi-Phase Timing Skew Calibratio nand Its Application to Timie-Interleaved ADCs

王仲益

指導教授 ： 吳介琮 ； 吳介琮

國立交通大學/電機學院/電子工程系所/博士(2010年)

https://doi.org/10.6842/NCTU.2010.00053

摘要

高電路廣泛應用於各種電子產品中,隨著MOS電晶體的通道長度越來越短,電晶體的寄生效應也隨之變小,這樣可以大大提升其操作數度以節省功率消耗.然而也是因為通道長度的縮短,使得各種電晶體的非理想特性使得類比電路設計的難度越來˙越高,讓類比電路的效能面臨嚴峻的考驗.

本篇論文描述一個多項位時序校正技術,並將其應用在時序交錯是類比數位轉換器上.針對我們所提出的校正技巧,推導其數學模型,藉以分析應用該系統所需要的最佳參數.

我們實現了一個65奈米金氧半場效電晶體的6-bit,16GS/s 435mW之時序交錯類比數位轉換器,他利用我們所提出的校正技術,將時序歪斜校正至最低,在輸入訊號為3GHz左右,等校取樣頻率為16GHz,可將原本19dB的SNDR改善至28dB,而由時序歪斜所造成的失真訊號則是由28dB改善至49dB.

關鍵字

類比數位轉換器

並列摘要

無資料

並列關鍵字

analog-to-digital converter

參考文獻

[1] R.Watson, Jr., and R. Iknaian, “Clock buffer chip with multiple targe automatic skew

compensation,” IEEE J. Solid-State Circuits, vol. 30, pp. 1267–1276, November

[3] C.-C. H. et al, “An 11b 800MS/s time0interleaved ADC with digital background calibration,”

in IEEE International Solid-State Circuits Conference Digest of Technical

[5] T.-C. Lee and K.-J. Hsiao, “The design and analysis of a DLL-based frequency synthesizer