- 會議論文
用於超大型積體電路平面規劃的改良式緩衝器置入區法
EBSA for Floorplanning in VLSI Design
若您是本文的作者，可授權文章由華藝線上圖書館中協助推廣。
摘要
VLSI的設計可分為多個階段，包括分割(partitioning)、平面規劃(floorplanning)、擺置(placement)、整體繞線(global routing)及細部繞線(detailed routing)。整個設計的流程是疊代(iterative)、遞增的(incremental)過程。為了減少疊代、遞增所耗費的冗長設計時間，目前IC設計常將緩衝器(BUFFER)擺置的問題提前至平面規劃階段考慮。緩衝器置入區法BSA (Buffer Site Approach)演算法[9]是一種可以在平面規劃階段有效擺置BUFFER的方法，但它有時會誤將BUFFER擺置於擁擠的位置。本文提出改良式緩衝器置入區法EBSA (Enhanced Buffer Site Approach)，保留原有BSA的最佳效能，並修正BSA的錯誤。
延伸閱讀
- He, Y. R. (2007). 特殊應用積體電路及現場可程式化邏輯陣列之緩衝器嵌入方法 [master's thesis, National Tsing Hua University]. Airiti Library. https://doi.org/10.6843/NTHU.2007.00475
- Li, M. Y. (2011). 考慮多重邊界與模式時序限制下利用正規化解決緩衝器置入及尺寸設計問題 [master's thesis, National Taiwan University]. Airiti Library. https://doi.org/10.6342/NTU.2011.00163
- 陳永青（2005）。整合空間預留技術與考量繞線擁擠度之緩衝器規劃〔碩士論文，中原大學〕。華藝線上圖書館。https://doi.org/10.6840/cycu200500294
- 陳博勳、朱元華（2013）。The Simulation of Non-ideal Effect of VLSI Design in Advanced Process。電腦與通訊，(150)，12-18。https://www.airitilibrary.com/Article/Detail?DocID=1019391x-201304-201305020023-201305020023-12-18
- 蘇哲彥（2013）。Realization of Multilevel-floorplanning on 3D-VLSI〔碩士論文，國立臺北科技大學〕。華藝線上圖書館。https://www.airitilibrary.com/Article/Detail?DocID=U0006-1607201321042200