清華大學電機工程學系所學位論文
國立清華大學,正常發行
選擇卷期
已選擇0筆
- 學位論文
本論文針對固態轉供開關系統(STS)與不斷電系統(UPS)，提出了一個新型的磁通控制技術，以實現快速的負載轉移並同時抑制湧浪電流。以閘流體元件為基礎的傳統的固態轉供開關系統已經被廣泛的應用於電力網路以提升電力品質與供電可靠度。然而，傳統的固態轉供開關系統所需之負載轉供時間經常需要超過四分之ㄧ個市電週期，同時負載轉供的過程也會引起嚴重的湧浪電流。在本論文中，一個具備強制換相電路之改良式固態轉供開關被提出，用於大幅減少線路轉移時間，並為敏感性負載提供更快速的電壓驟降渡過能力。以強制換相能力為基礎，當固態轉供開關搭配負載變壓器被用於保護敏感性負載時，一磁通估測技術與一閘流體之切換策略被提出用於抑制饋線轉移時之湧浪電流。實驗室之測試結果與電路設計上之考量均被提出討論，以驗證本論文所提出之固態轉供開關系統之效能。 不斷電系統之湧浪電流議題與解決方案同樣在本論文被提出。當不斷電系統被使用作為電壓驟降渡過策略時，負載從故障的市電電壓轉換到不斷電系統之過程經常伴隨著湧浪電流現象。為了抑制湧浪電流，一閉迴路之磁通補償器被提出，並被整合於傳統之電壓與電流控制器。本論文所提出之磁通補償器能追蹤變壓器之磁通變化，並能在不犧牲任何輸出電力品質之狀態下立即修正驟降電壓所引起之磁通偏移。因此能完全避免湧浪電流。除此之外，本文所提出之磁通控制設計被延伸至抑制多具負載變壓器於不斷電系統中所引起的湧浪電流問題。有關於磁通控制策略之設計考量與磁通估測技術之誤差分析均在本論文中被詳細探討。
若您是本文的作者，可授權文章由華藝線上圖書館中協助推廣。
- 學位論文
由於成本效益比靜態隨機存取記憶體高以及隨機存取速度比快閃記憶體更為快速的優點，嵌入式動態隨機存取記憶體被廣泛應用於多數的電子產品當中。然而對於系統單晶片而言，持續上升的功率消耗是一個存在的大問題。因此低功率消耗的研究議題應該要被考慮到晶片設計當中。對於內嵌式動態隨機存取記憶體而言，利用傳統制訂的自我刷新週期是為了要確保已經寫入的資料能夠被完整地保存於記憶胞陣列當中。但也因此當處於室溫狀況的時候，記憶胞的資料保存時間將可以比高溫環境下的保存時間還要能夠延伸至更久。因此在室溫的情況下，利用傳統的自我刷新週期將會有額外的資料保存功率消耗。 為了能夠降低在較為低溫狀況時的資料保存功率消耗，我們提出了溫度察覺自我刷新方案有效地去延長資料保存週期。藉由針對複製的記憶胞陣列做離散時間且動態的追蹤，以達成在不同的溫度下可以利用二的次方之運算方式去延長原先規格所制定的自我刷新週期。 最後我們提出的溫度察覺自我刷新方案，以六十五奈米內嵌式動態隨機存取記憶體且低漏電的製程技術和一個由八百萬字元(8Mb)所組成的內嵌式動態隨機存取記憶體電路建構在一起。量測結果顯示對於資料保存功率損耗的交流部分，於室溫下的環境下可以節省高達百分之九十五點九二的功率損耗。
若您是本文的作者，可授權文章由華藝線上圖書館中協助推廣。
- 學位論文
在現今製程技術不斷的進步下，一有限平面內所能擺放的電晶體個數終將因達到各元件所能容忍的最小尺寸而趨於飽和。三維晶片（3D IC）被認為可以有效的解決此一問題，透過在垂直方向堆疊多個平面藉以增加面積來給電晶體擺放。而這些垂直排列且互相平行的平面則是利用一種稱作穿矽連接孔（Through Silicon Via, TSV）的橋樑來進行彼此間的溝通。在製程上由於穿矽連接孔的良率不佳，致使三維晶片的總體良率下降，因此為了增進三維晶片的良率，我們有必要針對穿矽連接孔進行一連串的研究與測試，包含除錯、修復、建立其在真實晶片內延遲時間的分佈情況……等。 在這篇論文中，我們提出了一個方法能測出在三維晶片內穿矽連接孔的延遲時間。我們採用了振盪環的概念，利用一些周邊電路與一對穿矽連接孔來形成一個振盪環。以此為基礎，我們使用了稱之為敏感度分析的方法來進一步推導出在振盪環裡每一根穿矽連接孔的延遲時間。我們藉由調控這二根穿矽連接孔驅動端的驅動力道來使振盪環振出來的週期發生改變，接著我們再量測這些變動量並經由一些分析來得出每一根穿矽連接孔的延遲時間。我們同時也提出測量多對穿矽連接孔的方法，此種方法能夠解決在測試中需要同步訊號的問題。最後藉由蒙地卡羅分析法，在30%的電晶體通道寬度變動與繞線長度的變化下，我們的方法仍能保有平均2%的誤差。以及當我們在預估穿矽連接孔的電容時，我們的不準確度在8%以內。
- 學位論文
近年來，基數減1的模組(2n+1) 乘法器，有許多種做法。在此論文裡，我提出了一種新做法，專門針對基數減1的模組(2n+1) 乘法器，並且衍生出其它電路。 本論文提出2種一系列餘數乘法器，第一種應用在模數(2n+1)，比較於前人作法，在數據方面比較優良，並且不需要特別做偵測真實零的電路。 第二種是改良第一種，可以整合5種模數(2n+1)，2n，(2n-1)，(2n+1+1)，(2n+11)，利用加一些多工器，分工器，及少許電路，即可整合5種模數之餘數乘法器。 基本構想就是利用減法，這個理論不只可以用來表示基數減1的模數(2n+1) 乘法器，進而達到減少面積與功率上的消耗，更可以利用硬體共用之做法，來選擇模組(2n-1) 與2n與(2n+1-1)普通乘法器，更能產生過往作法不能產生的模數(2n+1+1)的基數減1乘法器，也就是可切換式多模數乘法器，還能夠節省偵測真實零的硬體電路消耗。
若您是本文的作者，可授權文章由華藝線上圖書館中協助推廣。
- 學位論文
近年來，可攜式裝置對於讀取操作速度要求越來越高，一些新興的非揮發性記憶體有著克服快閃記憶體之寫入效能和製程微縮限制的潛力，其中，電阻式隨機存取記憶體的寫入時間能夠少於十奈秒，如此一來，讀取時間將成為高效能應用的瓶頸。此外，電阻式記憶體細胞的讀取電壓必須低於零點三伏特以避免干擾的現象發生，但傳統電流感測讀取電路的位元線箝制電壓容易受到製程和溫度的影響。另外，參考細胞阻值變異會造成參考電流漂移而導致讀取失敗。 本論文中，我們提出一個製程變異容忍感測讀取電路，具有偵測並補償製程和溫度變異能力避免讀取干擾、窄分布參考電流產生機制減少讀取失敗的發生機率以及位元線充電速度提升機制縮短位元線讀取時的充電時間。藉由以上我們提出的方法和機制來達到高速、可靠的讀取操作。 我們製作了一個四百萬位元非同步電阻式記憶體之完整功能電路，使用零點一八微米互補金氧半技術以及工研院的電阻元件技術，讀取電路操作電壓為一點八伏特。我們量測兩千零四十八個記憶細胞和五百一十二組參考電流產生器，相較之下，提出之參考電流產生器變異量減少百分之四十五。在四百萬位元電路中量測到的讀取時間在隨機讀取操作與連續讀取操作下分別為七點二奈秒與三點六奈秒。
若您是本文的作者，可授權文章由華藝線上圖書館中協助推廣。
- 學位論文
時空碼正交分頻多工 (Space Time Block Coded Orthogonal frequency Division Multiplexing STBC-OFDM) 系統被證實能夠獲得更多通到分級增益 (Diversity Gain) ，時空碼正交分頻多工系統通常假設在相對穩定通道環境下執行， 但是當通道為快速衰退 (Fast Fading) 條件下，假設也同時無法成立，此時，不 同天線之間的干擾 (Co-channel Interference CCI) 以及載子上訊號互相的影響 (Inter Carrier Interference ICI) 會造成效能嚴重的降低。因此學者們提出許多針對 降低載子間互相影響的方法，然而，效能依然無法達到需求，近年來提出一種預 先處理的方式使得載子自我消除彼此的影響 (ICI Self Cancellation) ，此種方式 確實消除大部份干擾，可惜此種技術必付出須降低傳輸速率以及頻寬的代價。 在此篇論文中，我們提出一套適用於時空碼正交分頻多工系統的資訊傳遞演 算法 (Message Passing Algorithm MPA) ，透過修改與創新，此種方法可以交互 消除不同天線與載子訊號之間的干擾以及影響。演算法中將通道模型視為因子圖 (Factor graph)，在少量內外部反覆運算下，透過資訊傳遞演算法將訊息收斂，而 外部則透過鄰近載子干擾消除機制 (Neighboring ICI Cancellation) 在既有資訊下 消除干擾，我們還提出交互式通道架構 (Interleaving Channel Structure) 使得天線 之間的影響可以使得一些訊號被偵測前提早消除干擾，更重要的是，我們發展一 控制機制 (SR-controller) 可以在反覆運算中略過沒有必要的運算，如此一來， 我們的演算法可以在不浪費任何傳輸速率或頻寬下明顯提升效能，模擬結果證實 演算法的低複雜度以及突出之效能。
- 學位論文
本論文旨在開發一使用兩個 IGBT 功率模組建構之實驗型微電網系統。其中一功率模組用以組立一單相三線式220V/110V 負載變頻器，第二模組之三個臂分別安排建構主電源之升壓型轉換器與多種儲能設備之介面轉換器。 首先，主電源如太陽能電池、燃料電池或開關式磁阻發電機經單象限直流/直流升壓型轉換器建立400V 之共同直流匯流排。超電容組與電池組分別經由雙向直流/直流轉換器介接至共同直流匯流排以從事充放電操作。所有直流/直流轉換器皆採行簡易強健控制以得到良好調節及強健之直流輸出電壓。 最後，建構後級單相三線式負載變頻器，由400V直流匯流排電壓轉換輸出220V/110V之單相交流電壓。在電路架構上，由IGBT模組之兩外臂提供220V電壓輸出，而兩組110V輸出之平衡係由中間臂之切換維持。在控制方面，本文提出一主差模控制器及一僕共模控制器，以從事220V與110V輸出電壓波形之控制。並提出一簡單強健控制，使變頻器於系統參數變動及未知非線性負載下具有良好之110V/220V輸出弦波電壓波形。所建微電網系統之操作控制將適當安排，並以一些實測結果驗證其整體系統操控性能。
若您是本文的作者，可授權文章由華藝線上圖書館中協助推廣。
- 學位論文
本論文旨在開發一以數位訊號處理器為主具不同單相切換式整流器前級及無位置感測控制方法之永磁同步馬達驅動系統。首先建構一妥善控制之標準永磁同步馬達驅動系統，以做為研究測試平台，所建驅動系統由一些量測結果驗證其良好之操控特性。 接著發展三種單相切換式整流器，含非隔離標準升壓型切換式整流器、非隔離無橋式升壓切換式整流器、及基於電流注入推挽式轉換器之隔離型升壓切換式整流器。所設計之切換式整流器先於電阻負載下確認其有效性，再將其應用為所建構永磁同步馬達驅動系統之前級，前後兩級之所有全數位化控制均以一共同數位訊號處理器實現之。永磁同步馬達配備不同切換式整流器前級之性能比較評估將以一些實測結果為之。 最後，在探究既有常用永磁同步馬達無位置感測之控制技術後，開發一基於高頻訊號注入及一應用延伸反電動勢估測之無位置感測控制機構，並比較其啟動及運轉操控特性。基本上，高頻訊號注入無位置感測方式因具有接近零速附近之轉子絕對位置，故可在轉子靜止起從事向量控制及直接啟動。至於估測之延伸反電動勢法，在低速時所估得之反電動勢值不夠大，故先以同步馬達模式啟動之。此外，為了降低所建構無位置感測永磁同步馬達驅動系統之機械振動，應用隨機脈寬調變技術使馬達之相電流頻譜散亂均勻地分佈。
- 學位論文
經由觀察得知基於半正定放寬(semidefinite relaxation)方法運用於高階正交振幅調變(quadrature amplitude modulation)之多輸入多輸出(multiple-input multiple-output)檢測法存在多樣性不足的問題，特別是在接收天線數目不夠大(小於八根)的時候情況特別明顯。另一方面，輔以晶格正交化(lattice reduction)的多輸入多輸出系統檢測方法被證實可以達到最大的接收多樣性(receive diversity)。因此，這裡提出了一個不一樣的半正定放寬輔以Lenstra, Lenstra, and Lovasz (LLL) 晶格正交方法去獲得系統檢測上的多樣性。由於使用一般常見的解半正定程式軟體去解半正定放寬輔以晶格正交問題的計算複雜度太高，所以我們提出了一個特殊的內點演算法(interior-point)去解此特定問題。除此之外，我們將基於通道特性的終止機制應用到此特殊內點演算法裡，不同的是，這是一個針對高階正交振幅調變延伸而得的機制。結果顯示，此機制亦可以減少內點演算法的重複次數使得整體的運算時間更加減少而不影響其錯誤機率的表現。
- 學位論文
在我們的生活環境中，可在諸多的電子產品中發現靜態隨機存取記憶體的蹤影;然而，同樣在系統單晶片之中，相對於其他的電路需要占據較多的面積。 這個現象表示靜態隨機存取記憶體在單晶片中有較大的功率消耗。所以，要如何解決靜態隨機存取記憶體功率消耗的問題而又不會降低其操作性能，這是一個極大挑戰。 對於降低靜態隨機存取記憶體功率消耗最關鍵的點，就是降低其操作電壓。但是，降低操作電壓將會造成靜態隨機存取記憶體之記憶單元的穩定性會有所下降。而當靜態隨機存取記憶體操作在超低電壓時，不論是在在寫入模式或是讀取模式，這種現象將會造成非選取的記憶單元所儲存的資料發生錯誤。因此，若因為這種現象而造成靜態隨機存取記憶體寫入或是讀取失敗，對於操作在超低電壓之目的就沒有任何意義。 在本篇論文中， 提出一個回寫感測放大器來解決靜態隨機存取記憶體之記憶單元如上所述的問題；而這個回寫感測放大器還能幫助靜態隨機存取記憶體操作於超低電壓。並且，透過對於放大器佈局的方式，像是一維或是二維的共點及一間格或兩接格的佈局來降低放大器之補償電壓，使得放大器即使操作在超低電壓也能透過極小字元線之電壓差成功感測資料。 為了能測試和證明，透過九十奈米互補式金氧半製程技術，建構出一個容量為六十四千字元(64kb)的靜態隨機存取記憶體積體電路並搭配上所提出之二維共點佈局方式的回寫感測放大器。藉由示波器及國家晶片中心之單晶片系統測試機台來測試晶片，量測結果顯示這顆六十四千字元(64kb)的靜態隨機存取記憶體積體電路可操作在供應電壓為兩百三十毫伏之下，同時操作頻率可達一點三百萬赫茲。因受惠於操作在兩百三十毫伏之下，此靜態隨機存取記憶體積體電路之功耗為十五點三六微瓦，能量消耗為三十二點四七微微焦耳。
若您是本文的作者，可授權文章由華藝線上圖書館中協助推廣。