透過您的圖書館登入
IP:3.145.63.136
登入
登出
透過您的圖書館登入
透過您的圖書館登入
登入
登出
出版品瀏覽
幫助
授權華藝
IP:3.145.63.136
繁體中文
English
简体中文
精確檢索 : 冠狀病毒
模糊檢索 : 冠狀病毒
冠狀病毒感染
冠狀病毒疾病
查詢出版品: 冠狀病毒
進階查詢
查詢歷史
主題瀏覽
【下載完整報告】AI熱潮從學術研究也能看出端倪?哪些議題是2023熱搜議題?
期刊
Clock/Frequency Generation Circuits and Systems
Woogeun Rhee
;
Antonio Liscidini
;
Jae-Yoon Sim
;
Kenichi Okada
;
Sudhakar Pamarti
《Journal of Electrical and Computer Engineering》
2012卷
(2012/12)
Pp. 1368-1369
https://doi.org/10.1155/2012/941653
引用
分享
收藏
全文下載
延伸閱讀
呂耕維(2013)。
Dual-rate Clock and Data Recovery Circuit for Serial Link Data Transmission
〔碩士論文,國立中央大學〕。華藝線上圖書館。https://www.airitilibrary.com/Article/Detail?DocID=U0031-0605201417532998
Chang, C. P. (2004).
THE DESIGN OF PLL-BASED FREQUENCY SYNTHESIZER AND CLOCK/DATA RECOVERY CIRCUIT
[master's thesis, Tatung University]. Airiti Library. https://www.airitilibrary.com/Article/Detail?DocID=U0081-0607200917233910
Wu, Y. M. (2012).
Design and Implementation of Radio Frequency Clock Generators Using CMOS Technology
[master's thesis, National Taiwan University]. Airiti Library. https://doi.org/10.6342/NTU.2012.10167
Wong, T. L. (2011).
An Inductorless Half-Rate Clock and Data Recovery Circuit
[master's thesis, National Taiwan University]. Airiti Library. https://doi.org/10.6342/NTU.2011.03153
陳廷宗(2015)。
A Clock and Data Recovery Circuit with Adaptive Gain Control
〔碩士論文,國立中央大學〕。華藝線上圖書館。https://www.airitilibrary.com/Article/Detail?DocID=U0031-0412201512091278
國際替代計量
Clock/Frequency Generation Circuits and Systems
篇名與作者
延伸閱讀
國際替代計量
全文下載
本網站使用Cookies
為了持續優化網站功能與使用者體驗,本網站將Cookies分析技術用於網站營運、分析和個人化服務之目的。
若您繼續瀏覽本網站,即表示您同意本網站使用Cookies。
我知道了
隱私權聲明