輔以動態元件匹配技巧之十位元連續漸進式類比數位轉換器

A 10-bit Successive-Approximation A/D Converter with Dynamic Element Matching Technique

黃博煌(Po-Huang Huang)

指導教授 ： 李泰成

國立臺灣大學/電機資訊學院/電子工程學研究所/碩士(2014年)

https://doi.org/10.6342/NTU.2014.00801

摘要

本論文提出一個輔以動態元件匹配的連續漸進式類比數位轉換器。 使用此方法可以提升參考數位類比轉換器的線性度，進而降低其面積以及功率消耗。本晶片使用台積電四十奈米低功耗製程實現。在一億六千萬的取樣頻率下，訊號雜訊失真比約為58.01分貝以及訊號無雜散比約為73.59分貝。最大的DNL約為0.66/-0.51 LSB，最大的INL約為0.57/-0.61 LSB。整體電路核心的面積約為0.012平方毫米，在1.1伏特的電源供應下消耗功率約為1.64毫瓦，每次轉換所需要的能量為15.83 fJ。

關鍵字

類比數位轉換器 ； 動態元件匹配 ； 連續漸進式

並列摘要

This thesis presents a successive-approximation ADC with dynamic element matching (DEM) technique. It can enhance the linearity of the reference DAC and thus reduce the area and power dissipation of the DAC. This prototype is fabricated in TSMC 40-nm LP 1P6M CMOS technology. It achieves an SNDR of 58.01 dB and an SFDR of 73.59 dB at 160MS/s. The maximum DNL is 0.66/-0.51 LSB and the maximum INL is 0.57/-0.61 LSB. The total active area occupies 0.012 mm2, and the ADC consumes 1.64 mW from a 1.1-V supply. The figure-of-merit (FOM) is 15.83 fJ/conversion-step.

並列關鍵字

ADC ； dynamic element matching ； successive-approximation

參考文獻

[1] B. Razavi, Principles of Data Conversion System Design, Wiley-IEEE Press, New York, 1995.

[2] D. Johns and K. Martin, Analog Integrated Circuit Design, John Wiley & Sons, New York, 1997.

[3] F. Maloberti, Data Converters, Springer, Dordrecht, 2007.

[4] M. Gustavsson, J. J. Wikner, and N. Tan, CMOS Data Converters for Communications, Kluwer Academic Publisher, Boston, 2000.

[6] M.-H. Wu, Y.-H. Chung, and H.-S. Li, “A 12-bit 8.47-fJ/Conversion-Step 1-MS/s SAR ADC using Capacitor-Swapping Technique,” in IEEE A-SSCC Dig. Tech. Papers, Nov. 2012, pp. 157-160.