適用於正壓轉負壓與低功率快速暫態響應之CMOS線性穩壓器

本論文提出一個採用交換式電容與線性穩壓器作結合，將交換式電容取負端輸出，因為其輸出負電壓漣波相當大，藉由線性穩壓器把負電壓上的漣波降低。此電路架構係全新原創電路，在文獻上尚未有相關電路發表，這系統可應用於雙電源電路，如LCD Driver、音頻電路，因為驅動電路通常驅動能力要強，通常使用在較大電流的場合，由於輸出電流大, 則瞬間對輸出電容的充電電流會很大,得到較佳的驅動方式，音頻電路若使用一組電源，無法抑制雜訊，若使用正負電源，就可以得到較佳的頻域範圍。在此次提出的正壓-負壓轉換器中，主要的架構包含了交換式電容、功率電晶體、非重疊電路、電壓控制振盪器；以上都是數位電路部份，唯一純類比電路就是線性穩壓器。正壓-負壓轉換器控制概念是利用數位電路與類比電路的組合，將交換式電容取負端輸出送到線性穩壓器之功率電晶體的源極端，再利用外接分壓迴授網路與線性穩壓器的參考電位作比較，參考電位設定-0.5V，分壓回授網路電阻比是1：2，所以穩在-1.5V，若是迴授電壓VFB 比參考電位高，線性穩壓器將送出低電位給功率電晶體以及致能電路，不僅關閉功率電晶體也將非重疊電路關閉，這樣就不會對交換式電容作切換，相反的如果VFB比參考電位低，線性穩壓器將送出高電位給功率電晶體和致能電路，開啟功率電晶體還有使致能電路開啟，讓非重疊電路對交換式電容進行充放電，達到整個閉迴路系統控制。正壓-負壓轉換器晶片是以台積電點三五微米兩層多晶矽四層金屬互補式金屬氧化物半導體製程來實現，本電路使用串聯型穩壓器與並聯型穩壓器作正壓-負壓轉換器，將兩晶片做實測比較其效能，串聯型與並聯型兩顆晶片面積分別為1.196 × 0.921 mm2和1.2 × 1 mm2，在正壓-負壓轉換器正常工作範圍內所實測結果：電源電壓範圍VDD=2.5V、VSS=-1.5V；輸出電流範圍10mA~100mA。本論文所提出的另一個新型的穩壓器，其特性在於低功率下所期望的暫態反應時間相當快，與其傳統的穩壓器比較，傳統穩壓器僅有一條電壓回授路徑，此電路實現使用一條電壓回授路徑外；還有一條電流回授路徑；大大提升暫態反應時間以及動態反應時間，穩定時間重載到輕載為350ns，穩定時間輕載到重載為800ns，輸出電流範圍 0mA~100mA、靜態電流僅有8μA、功率消耗16μW，與傳統穩壓器比較起來不需要補償RC，節省電路的整體體積，因為體積小所以適用於積體電路內用來隔離雜訊及穩定電壓，大大節省成本。此晶片是以台積電點三五微米兩層多晶矽四層金屬互補式金屬氧化物半導體製程來實現，晶片面積為0.732 × 0.675 mm2。

關鍵字

低功率；快速暫態響應；穩壓器；交換式電容；負電壓線性穩壓器

並列摘要

This study is to integrate the switching capacitor and linear regulator, and utilize the negative LDO in order to provide a negative voltage. Because negative output ripple of power converter is large, we suppress output ripple by negative linear regulator. The proposed circuit is called new innovative circuit. In this study, we proposed positive to negative voltage conversion system. Main structure of circuit consists of switching capacitor, power transistors, non-overlapping, and voltage control oscillator. These above are all digital parts, but LDO is the only analog circuit. All circuits use VDD=2.5V and VSS adopt negative output of switching capacitor is -1.5V. Thus, this work will provide both negative and positive voltages to LCD TV or video signal circuits. The proposed negative LDO has been fabricated in TSMC 0.35μm 2P4M CMOS technology. The simulation results show the ripple of VOUT which can be smaller than 10mV. Furthermore, the power supply rejection ratio of the proposed circuit is 72.9db@50kHz. We use a capacitor to produce a clean voltage in order to provide all of NMOS body voltage. This method are used a N type transistor, a body voltage with low ripple, to avoid source and body voltage interruption. Therefore, all body of NMOS transistors connected to a clean voltage can be reduced noise interference. The output current range is from 10mA to 100mA. The areas of chips are 1.196 x 0.921 mm2 and 1.2 x 1 mm2 separately. The other study is a low power and fast transient response linear regulator by current conveyor. Comparing with traditional LDO, this work needs no RC compensation and not only a voltage feedback path, but also a current feedback path, this can improve transient response and dynamic response. The output current range is from 0mA to 100mA, the quiescent current is only 8μA. The power consumption is 16μW. The settling time is 800ns (from 0mA to 100mA) and 350ns (from 100mA to 0mA). The active chip area is 0.732 × 0.675 mm2.

並列關鍵字

low power ； fast transient response ； regulator ； switching capacitor

參考文獻

[22]陳銘芳，以電流傳輸器設計電壓式多功濾波器，碩士論文，中原大學電機工程學系，桃園，2002。

[2]李新通，低電源雜訊之電流/電壓轉換線性穩壓積體電路研製，碩士論文，國立台北科技大學電腦與通訊研究所，台北，2007。

[4]C. Stanescu, C. Caracas, D. Panaite, G. Aungurencei, A. Russell, and S. Georgescu, “High PSRR CMOS voltage reference for negative LDOS,” in Proc. IEEE International Semiconductor Conference, vol. 2, May 2004, pp. 311-314.

[5]黃子龍，精確的2.5伏特轉為1.8伏特的低壓降穩壓器，碩士論文，國立成功大學電機工程研究所，台南，2003。

[6]B. Razavi, Design of Analog CMOS Integrated Circuits, NcGraw-Hill, 2001.

國際替代計量

適用於正壓轉負壓與低功率快速暫態響應之CMOS線性穩壓器

全文下載

主題瀏覽