基於多項式導向之直接式數位頻率合成器及其FPGA 驗證

FPGA Validation of a DDFS Based on the Structure Oriented Polynomial

陳建勳(Chien-Hsun Chen)

指導教授 ： 趙燿庚

元智大學/電機通訊學院/通訊工程學系/碩士(2008年)

https://doi.org/10.6838/YZU.2008.00007

摘要

直接數位式頻率合成（ DDFS ）訊號此理論早在 1971 年已出現，雖然一開始效能很差而不被重視，但隨著器材等級的進步使得 DDFS 在實作上面效能也越來越好，在最近二、三十年間更是蓬勃發展，至今為止已有許多關於DDFS的研究產生。在設計者實現 DDFS 的架構中，主要的考慮因素有硬體架構所佔之面積、最大處理速率、最大輸入頻率、整體功率消耗、是否使用記憶體，記憶體使用量之多寡以及輸出訊號之頻譜純度；
本論文是依據本實驗室博士班學長陳耀華先生所分析設計之DDFS電路與演算法,得以完成相關的實現與驗證。
在本論文中使用了八階的泰勒演算法在 DDFS 架構中，將輸入的數位信號加以計算來產生所對應的 sine 與 cos 弦波近似值，並且考慮實際電路的特性來將此八階泰勒演算法使用數學方法加以改良，改進了乘法器與加法器的使用量，使其更適合在實際電路組成，進一步改良平方器之規模使其面積變小而且符合我們所設計之邏輯電路，再加上弦波對稱性質來縮小記憶體使用量，更根據軟體模擬結果來修改邏輯電路使其達到最好的效能。
　　在本論文裡的實驗中，除了使用 matlab 與 Quartus II 軟體進行程式模擬與邏輯驗證，更進一步使用 Altera 公司的 FPGA 發展板，將邏輯電路程式燒錄至發展板上，作硬體實際電路的模擬，並使用邏輯分析儀觀察與量測訊號輸出，並將所有量測結果進行整理與比較來做出結論。

關鍵字

數位頻率合成器

並列摘要

The direct digital frequency synthesis(DDFS) has been already studied from 1971. Although it’s efficiency was not good enough to be used in 1971, but now it’s efficiency is get better and better. The most important factor to improve the DDFS are the ROM size, the SFDR, the hardware area and the power consumption.
In this thesis, we used eight order Taylor series algorithm in our DDFS. And we better the algorithm to fit our condition. The circuit design and the implementation of the sinusoidal signal generation with DDFS are verified by matlab and Quartus II. We use Altera DSP board to measure the output signal. Finally we compare all the conclusion and we arrange it to get our perorate.

並列關鍵字

DDFS, FPGA

參考文獻

[1] Henry T. Nicholas, III and Henry Samueli, “An Analysis of the Output Spectrum of Direct Digital Frequency Sybthesizers in the Presence of Phase-Accumulator Truncation,” IEEE Proc. 41st Annu, Frequency Cont. Symp.1987, pp.465-502.

[2] Jery Gorski-Popiel, “Frequrncy Synthesis: Techniques and Applications,” IEEE Inc. 1995

[5] S. Mortezapour and E. K. F. Lee, “Design of low-power ROM-less directdigital frequency synthesizer using nonlinear digital-to-analog converter,”IEEE J. Solid-State Circuits, vol. 34, pp. 1350–1359, Oct. 1999.

[6] H. T. Nicholas III , H. Samueli, and B. Kim, “The optimization of direct digital frequency synthesizer performance in the presence of finite wordlength effects,” in Proc. 42nd Annu. Frequency Control Symp.,1988, pp. 357–363.

[7] A. M. Sodagar and G. R. Lahiji, “Mapping from phase to sine-amplitude in direct digital frequency synthesizers using parabolic approximation,” IEEE Trans. Circuits Syst. II, vol. 47, pp. 1452–1457, Dec. 2000.