以改善掃描測試時功率消耗為目的之測試向量排序方法

A Test Vector Ordering Approach for Power Reduction during Scan Testing

蔡秉霖(Bing-Ling Tsai)

指導教授 ： 曾王道

元智大學/資訊學院/資訊工程學系/碩士(2005年)

摘要

過去十年隨著超大型體電路技術(VLSI technology)的進步,高效能,低成本以及高密度的晶片已經成為主流，而晶片測試時的難度也越來越高。而在掃瞄式電路(scan-based circuit)中，寄生的0-1轉換(spurious transition)會因為掃描測試時的掃描細胞發生0-1轉換而產生。這些寄生的0-1轉換會導致良率的損失以及晶片測試時可靠度的下降。如果主要輸入端(primary input)可以控制住電路中組合電路與掃描正細胞交集部分電路較多的邏輯閘,就可以減少這些0-1轉換的生成進而減少電能的消耗。本篇論文中,我們提出一個基於induced activity function的測試向量排序法。其中induced activity function是用來計算一個測試向量在受測電路中是屬於高影響力或者低影響力。若一個測試向量對於受測電路具有高影響力，表示其可以控制電路中較多的邏輯閘的0-1轉換並減少寄生的0-1轉換生成。接著我們排定2m+1個掃描週期給予高影響力的測試向量,低影響力的測試向量則給予1個掃描週期。實驗結果顯示出本篇論文所提出的方法在功率消耗(power dissipation)改善的結果上大致等於BPIC方法所改善的功率消耗結果，但我們所提出的方法花的時間上大大勝過了BPIC方法所花費的時間。

關鍵字

晶片測試 ； 測試向量排序 ； 功率消耗

並列摘要

無資料

並列關鍵字

HASH(0x92c925c)

參考文獻

[1] TC Huang and KJ Lee, “Reduction of power consumption in scan-based circuits during test application by an input control technique,” IEEE Transaction computer AIDED DESIGN of IC and SYSTEMS, Vol.20, NO.7, JULY 2001, pp 911-917.

[2] N.Nicolici, B.M.AL-Hashimi and A.C..Williams,“Minimisation of power dissipation during test application in full-scan sequential circuits using primary input freezing,” IEEE Proc.-Comput. Digit.Tech, Vol.147, NO. 5, September 2000, pp 313-322.

[4] Bellos, M, Bakalis, D, Nikolos, D, “Scan cell ordering for low power BIST” VLSI, 2004.Proceedings. IEEE Computer society Annual Symposium on 19-20 Feb. 2004 Page(s):281 – 284.

[6] Girard, P, Guiller, L, Landrault, C, Pravossoudovitch, S, “A test vector ordering technique for switching activity reduction during test operation” VLSI, 1999. Proceedings. Ninth Great Lakes Symposium on 4-6 March 1999 Page(s):24 - 27

[7] P.Girard, L.Guiller, C.Landrault and S.Pravossoudovitch, “Low power BIST design hypergraph partitioning: methodology and architecture,” ITC INTERNATIONAL TEST CONFERENCE, 2000, pp 652-661.