時間數位轉換器量測電壓脈衝高度之研究

薛博鴻(Po-Hung Hsueh)

指導教授 ： 周懷樸

國立清華大學/原子科學院/工程與系統科學系/碩士(2009年)

https://doi.org/10.6843/NTHU.2009.00008

摘要

過去十幾年間單斜坡式類比數位轉換器被廣泛的使用在核能科學上，這樣的架構非常適合於低功率多通道的應用上，特別是頻譜測量，但這樣架構的類比數位轉換電路普遍存在著轉換時間過長的缺點。
本研究主題主要針對幅射電壓脈衝高度的量測，提出一單斜坡架構的量測電路，並針對其轉換時間過長的問題加以改善。電路設計使用台積電標準0.18um CMOS製程實現，工作電壓為±1.8V，量測電壓範圍為0～1.8V，數位信號輸出為12位元，最小時間解析度為78.125ps，晶片面積2.4mm2。

關鍵字

時間數位轉換器 ； 延遲鎖相迴路

參考文獻

[2] T. Rahkonen, and J. Kostamovaara, “The Use of Stabilized CMOS Delay Line for The Digitization of Short Time Intervals,” IEEE J. Solid-State Circuits, vol. 28, pp. 887–894, Aug. 1993.

[3] C. Ljuslin, J. Christiansen, A. Marchioro, and O. Klingsheim, “An Integrated 16-Channel CMOS Time to Digital Converter,” IEEE Trans. Nucl. Sci., vol. 41, pp. 104–108, Aug. 1994.

[4] J. Christiansen, “An integrated CMOS 0.15 ns Digital Timing Generator for TDC’s and Clock Distribution Systems,” IEEE Trans. Nucl. Sci., vol. 42, pp. 753–757, Aug. 1995.

[5] C. T. Gray, W. Liu, W. A. M. Van Niije, T. A. Hughes Jr., and R. K. Cavin III, “A Sampling Technique and Its CMOS Implementation with 1Gb/s Bandwidth and 25 ps Resolution,” IEEE J. Solid-State Circuits, vol. 29, pp. 340–349, Mar. 1994.

[6] J.-P. Jansson, A. Mantyniemi, and J. Kostamovaara, “A CMOS Time-to-Digital Converter With Better Than 10 ps Single-Shot Precision,” IEEE J. Solid-State Circuits, vol. 41, pp. 1286–1296, Jun. 2006.