用於多核心系統晶片交易層級內嵌式追蹤器架構

Transaction-Level Embedded Tracer Architecture for Many-Core SoC

蔡冠群

指導教授 ： 黃稚存

國立清華大學/電機資訊學院/資訊工程學系/碩士(2013年)

摘要

現在的系統晶片設計到產出的流程中，後段偵錯所花的時間已達到整個設計的百分之五十以上。晶片產出的流程中從前段到後段，對產品偵錯的成本是一非線性的成長速度，也因此我們需要去對偵錯來做設計。在現今多核心平台上，許多的處理器以及相關的IP都會去各自先做驗證，然而，由於整個系統複雜度的增加以及成本的考量，我們將研究重點放在對於處理器與處理器之間的傳輸來做更有效率地偵錯。

在此論文中，我們提出一個偵錯的流程並設計交易層級內嵌式追蹤器架構。根據負責處理器與處理器之間負責傳輸的硬體元件以及晶片網路來設計追蹤器，藉由觸發所要追蹤的傳輸事件知道處理器上的傳輸，並利用這些資訊來偵錯。
藉由提出的偵錯流程，我們預期在電子系統交易層級、暫存器轉移層級、FPGA都能夠實作。藉由追蹤器的幫助之下，我們可以簡單的評估軟體在資料傳輸上的效率。而在我們實作的過程也實際的解決數個原先硬體設計錯誤所產生的問題。最後，我們為了證明此偵錯流程可以適合不同層級的實作來減低開發時間之可行性，我們實作了電子系統交易層級以及暫存器轉移層級。

在實際的例子中，我們得出我們的資料壓縮率為99.77%。相對於前一版(C.-L.’s work)減低了38.8%~98.8%的資料量，使得追蹤資料可以更為及時的在合理的追蹤腳位數目下傳送出來。並提供藉由追蹤資料所估計的資料吞吐量。除此之外，在.13μm的製程，我們的追蹤器占的面積是40K gates，占整個平台的面積約為1.49%。

關鍵字

Tracer ； Architecture ； Many-Core SoC ； Transaction ； NoC ； Embedded

參考文獻

and Dave Miller, A Recongurable Design-for-Debug Infrastructure for SoCs", in The

[4] Gordon E. Moore, The MOS transistor as an individual device and in integrated ar-

rays", in IRE International Convention Record , Volume 13, Mar. 1965.

on IEEE, 2011, pp.78-81.

[6] IBM, David E. Lackey, Paul S. Zuchowski, and Juergen Koehl, Designing Mega-ASICs