- 學位論文
具三角積分調變器雜訊消除之4.825GHz基於時間數位轉換器浮點數型全數位鎖相迴路
4.825GHz Fractional-N TDC-Based All-Digital Phase-Locked Loop w/i Sigma-Delta Modulator Noise Cancellation
並列摘要
abstract hide
延伸閱讀
- Sheng, Y. C. (2014). 使用分時多工時間數位轉換器具量化雜訊消除技巧操作於三十六億赫茲之小數型全數位鎖相迴路 [master's thesis, National Taiwan University]. Airiti Library. https://doi.org/10.6342/NTU.2014.00260
- 盛子恩 (2010). 雜訊相依模型與模組設計最佳化運用在離散時間積分三角類比數位轉換器 [master's thesis, National Chiao Tung University]. Airiti Library. https://doi.org/10.6842/NCTU.2010.01051
- 魏志旅（2014）。注入脈波寬度校正與三角積分時間轉換數位器的低雜訊應用鎖相迴路〔碩士論文，國立臺灣大學〕。華藝線上圖書館。https://doi.org/10.6342/NTU.2014.10586
- Kung, M. W. (2022). 一個四階的連續時間型三角積分類比數位轉換器使用製程電壓溫度不敏感基於反向器的運算轉導放大器與數位噪聲耦合之技巧 [master's thesis, National Taiwan University]. Airiti Library. https://doi.org/10.6342/NTU202202401
- Yang, T. C. (2006). A 18.5GHz Fully Differential Phase Lock Loop for 40~48GHz UWB System [master's thesis, National Taiwan University]. Airiti Library. https://doi.org/10.6342/NTU.2006.02835