- 學位論文
高硬體效能的階層式低密度奇偶檢查解碼器架構與演算法設計
Algorithm and Architecture Designs for Efficient Layered LDPC Decoders
並列摘要
abstract hide
延伸閱讀
- Liu, J. B. (2011). 多重編碼率階層式低密度奇偶校正碼解碼器之疊代控制演算法 [master's thesis, National Taiwan University]. Airiti Library. https://doi.org/10.6342/NTU.2011.02899
- Lin, Y. D. (2006). 低密度奇偶校驗碼之解碼器的軟硬體分割方式探索 [master's thesis, National Taiwan University]. Airiti Library. https://doi.org/10.6342/NTU.2006.01573
- Wang, K. C. (2009). 適用於里德-索羅門碼建構之低密度奇偶檢查碼之多模解碼器架構 [master's thesis, National Tsing Hua University]. Airiti Library. https://www.airitilibrary.com/Article/Detail?DocID=U0016-1111200916121448
- 周伯橋（2015）。應用於高碼率準循環低密度奇偶檢查碼使用降低錯誤平層技術之有效的分層解碼器架構〔碩士論文，國立清華大學〕。華藝線上圖書館。https://doi.org/10.6843/NTHU.2015.00557
- 黃柏涵、林煌倫（2011）。Design and Verification Methodology for the Logic Layer of 3-D IC。電腦與通訊，(141)，52-58。https://doi.org/10.29917/CCLTJ.201110.0008