Multi Module Diminished-One Multipliers Design

多模數之基數減1乘法器設計

陳欣沅(Hsin-Yuan Chen)

指導教授 ： 張慶元

國立清華大學/電機資訊學院/電機工程學系/碩士(2010年)

摘要

近年來，基數減1的模組(2n+1) 乘法器，有許多種做法。在此論文裡，我提出了一種新做法，專門針對基數減1的模組(2n+1) 乘法器，並且衍生出其它電路。
本論文提出2種一系列餘數乘法器，第一種應用在模數(2n+1)，比較於前人作法，在數據方面比較優良，並且不需要特別做偵測真實零的電路。
第二種是改良第一種，可以整合5種模數(2n+1)，2n，(2n-1)，(2n+1+1)，(2n+11)，利用加一些多工器，分工器，及少許電路，即可整合5種模數之餘數乘法器。
基本構想就是利用減法，這個理論不只可以用來表示基數減1的模數(2n+1) 乘法器，進而達到減少面積與功率上的消耗，更可以利用硬體共用之做法，來選擇模組(2n-1) 與2n與(2n+1-1)普通乘法器，更能產生過往作法不能產生的模數(2n+1+1)的基數減1乘法器，也就是可切換式多模數乘法器，還能夠節省偵測真實零的硬體電路消耗。

關鍵字

負數 ； 乘法器 ； 基數減1 ； 多模數

並列摘要

無資料

並列關鍵字

negative ； multiplier ； diminished-1 ； multi module

參考文獻

[2] E.D. DiClaudio, F. Piazza, G. Orlandi, “Fast Combinatorial RNS Processors for DSP Applications,” IEEE Trans. Computers, vol. 44, pp. 624-633, 1995.

[3] J. Ramirez, A. Garcia, S. Lopez-Buedo, A. Lloris, “RNS-Enabled Digital Signal Processor Design,” IEEE Electronics Letters, vol. 38, no. 6, pp. 266-268, 2002.

[4] R. Chaves and L. Sousa, “RDSP: A RISC DSP Based on Residue Number System,” in Proc. Euromicro Symp. Digital Systems Design, Sept. 2003, pp. 128-135.

[5] A. S. Ashur, M. K. Ibrahim, A. Aggon, “Novel RNS structures for the moduli set(2n-1, 2n, 2n+1) and their application to digital filter implementation”, Signal Processing, vol.46, pp.331-343, 1995.

[6] M. Soderstrand, K. Jenkins, G. Jullien, F. Taylor, Residue Number System Arithmetic: Modern Applications in Digital Signal Processing, IEEE Press, New York, 1986.