二十八奈米次臨界電壓靜態隨機存取記憶體設計比較各種10記憶體細胞元

Comparative Study of 28nm Sub-threshold SRAM Designs Using Various 10T Bitcells

胡瀚文(Han-Wen Hu)

指導教授 ： 王進賢

國立中正大學/工學院/電機工程學系/碩士(2015年)

摘要

隨著電子產品越來越多，低功率的設計也持續推陳出新，常被用於當嵌入式記憶體的靜態隨機存取記憶體(Static Random Access Memory, SRAM)的設計也就極為重要。本論文目的為設計出低功耗且面積小的二十八奈米製程下的次臨界電壓靜態隨機存取記憶。
首先將會敘述在二十八奈米製程下的次臨界電壓搭配交錯位元儲存架構靜態隨機存取記憶體現在的趨勢以及會面臨的設計考驗，並且以一套記憶體細胞元設計方法來設計該靜態隨機存取記憶體的記憶體細胞元。最後在只有一種電壓源和一種時脈訊號源的情況下，條列出所有記憶體細胞元實現在次臨界電壓下需要搭配的周邊元件，選出本論文認為最適合的記憶體細胞元實現二十八奈米製程下的次臨界電壓搭配交錯位元儲存架構靜態隨機存取記憶體—dCA10T。
接著探討dCA10T記憶體細胞元依照先前論文所設計出的靜態隨機存取記憶體操作在次臨界電壓下的困難點，利用改變寫入字元線架構換取較小的記憶體細胞元面積，再以搭配自我感測開啟的負位元寫入機制換取升壓電路及電容的面積，最後利用邏輯開關改善虛地在讀取時不必要的功率消耗，完成低功耗且面積面積又小的次臨界電壓交錯位元儲存架構靜態隨機存取記憶體。

關鍵字

靜態隨機存取記憶體 ； 交錯位元儲存架構 ； 次臨界電壓

參考文獻

[1] S. R. Nassif, “Modeling and analysis of manufacturing variations,” in Proc. IEEE Conf. Custom Integr. Circuits, 2001, pp. 223-228.

[2] C. Visweswariah, “Death, Taxes and failing chips,” in Proc. Des. Autom. Conf., 2003, pp. 343-347.

[3] S. Borkar, T. Karnik, S. Narendra, J. Tschanz, A. Keshavarzi, and V. De, “Parameter variation and impact on circuits and microarchitecture,” in Proc. Des. Autom. Conf., 2003, pp. 338-342.

[4] A. Bhavnagarwala, X. Tang, and J. Meindl, “The impact of intrinsic device fluctuations on CMOS SRAM cell stability,” IEEE J. Solid-State Circuits, vol. 36, no. 4, pp. 658-665, Apr. 2001.

[5] X. Tang, V. De, and J. Meindl, “Intrinsic MOSFET parameter fluctuations due to random dopant placement,” IEEE Trans. Very Large Scale Integr. Syst., vol. 5, no. 4, pp. 369-376, Dec. 1997.