切換電容式二階三角積分調變器晶片設計

Chip Design of the Switched-Capacitor Second-Order Delta-Sigma Modulator

賴昱豪(Yu-Hao Lai)

指導教授 ： 宋國明

國立臺北科技大學/機電學院/通訊與資訊產業研發碩士專班/碩士(2008年)

摘要

本研究旨在研發一種用於數位音響系統之二階三角積分調變器，並使用切
換電容式技術來實現。超取樣和三角積分調變技術早已被廣泛地應用在現代超大
型積體電路中的類比和數位轉換介面，例如數位音響系統和寬頻網路上的應用。
在數位音響應用中，類比數位轉換器( ADC ) 在20仟赫的頻帶範圍內必需達到16
到20個位元的精確度。利用三角積分調變技術不但可以達到這樣的精確度而且
對於其內部組成電路的要求不像其他類比數位轉換器這樣嚴苛。它在高精度類比
數位轉換器的實現上提供了許多卓越的優點。正因為三角積分調變技術對類比電
路的表現要求不高，所以就功率的消耗上也可大幅的減少，另外相較於其他種類
的類比數位轉換器，其電晶體的數量和電路的複雜度也簡單得多。同時三角積分
調變器也容許將主要的電路性能和功率消耗集中在其輸入級的類比電路中。
整篇論文簡單的描述了三角積分調變器基本原理，以及三角積分調變器從設計到電路實現。在系統電路的實現上，我們採用TSMC 0.35μm的互補式金氧半導體製程參數來設計與模擬；採用二階一位元單迴路式的架構，取樣頻率為5.12 MHz、超取樣率為128、功率消耗為5.66 mW，其訊雜失真比約為86 dB。

關鍵字

三角積分調變器 ； 取樣電路 ； 切換電容電路 ； 超取樣率 ； 數位音響系統

並列摘要

This paper presents a design process of the switched-capacitor delta-sigma
modulator, for audio system. In this system, the over-sampling technique is widely
used to implement the interface between the analog and the digital signals in VLSI
systems. The destination is to enhance the accuracy of the modulator up to 16-20 bits
with 20 kHz bandwidth. That is, the sigma delta modulator not only works with perfect
accuracy, but also meets the specification without further effort.
In this thesis, the basic principle of sigma-delta modulator and the design flow chart from simulation to implement will be presented. Furthermore, the modulator will be implemented in TSMC 0.35 μm CMOS process. The simulated results show that the maximum signal-to-noise and distortion ratio (SNDR) is 86 dB, and the power dissipation is 5.66 mW with the sampling rate of 5.12 MHz and the oversampling ratio
of 128.

並列關鍵字

delta-sigma modulator ； sample and hold circuit ； switched-capacitor circuit ； oversampling ratio ； audio system

參考文獻

[1] R. Jacob Baker, CMOS: Mixed-Signal Circuit Design, Volume II, IEEE, Inc., 2002.

[2] D. A. Johns and K. Martin, Analog Integrated Circuit Design, John Wiley & Sons, Inc., 1997.

[4] Todd L. Brooks, David H. Robertson, Daniel F. Kelly, Anthony Del Muro, and Stephen W. Harston, “A Cascaded Sigma-Delta Pipeline A/D Converter with 1.25 M Hz Signal Bandwidth and 89dB SNR”, IEEE J. Solid-State Circuits, Vol. 32, No. 12, Dec. 1997.

[5] Yves Geerts, Michiel Steyaert and Willy Sansen, Design of Multi-Bit Delta-Sigma A/D Converters, Klower Academic Publishers, Boston, 2002.

[6] 許仕杰，Design of the Switched-Current Pipelined Analog-to-Digital Converter Using Residue Generator, 碩士論文，國立台北科技大學機電整合碩士班,台北市,2006.