5.2GHz 小數-N鎖相迴路頻率合成器

陳哲彬

指導教授 ： 吳紹懋博士 ； 劉榮宜博士

元智大學/工程學院/電機工程學系/碩士(2002年)

摘要

在此論文中提出一個可用在5.2GHz U-NII頻段的三角積分小數-N頻率合成器。藉由使用小數-N的架構，本頻率合成器可在5.2GHz頻段提供200MHz的通道範圍，且其頻率解析度高於25KHz即可用於正交分頻多工通訊系統。再則，利用雜訊整形技術，我們設計一組多階雜訊三角積分調變器來降低由除數控制訊號所產生的相位雜訊。在此也使用一組壓控入射鎖定除頻器當作第一階的前置除頻器以降低功率消耗。
在此也提出三角積分調變除頻器的量測結果。壓控震盪器在100KHz與1MHz頻率偏差的相位雜訊分別為-92dBc/Hz 與-112dBc/Hz。頻率合成器可控制的頻率範圍為5.15GHz到5.35GHz，頻率鎖定時間為18.6微秒。使用電壓為3.3伏特，總功率消耗小於70毫瓦，晶片面積為1.14毫米乘1.372毫米，使用製程為台積電 1P4M 0.35微米CMOS製程。

關鍵字

小數-N ； 頻率合成器 ； 鎖相迴路

並列摘要

無資料

並列關鍵字

HASH(0x92faf0c)

參考文獻

[1] M. J. Geile "OFDM for spectrally efficient communications in a Dynamic Multipath Environment," NOVA Engineering, pp 1-7.

[2] H. R. Rategh, H. Samavati and T. H. Lee, “A 5GHz, 32mW CMOS Frequency Synthesizer With an Injection Locked Frequency Divider,” Symposium on VLSI Circuits Digest of Technical Papers, pp.113-116, 1999.

[3] C. Lam and B. Razavi, “A 2.6GHz/5.2GHz Frequency Synthesizer in 0.4-um CMOS Technology,” IEEE J. Solid-State Circuits, vol. 35, no. 5, May 2000.

[4] S. Willingham, M. Perrott, B. Setterberg, A. Grzegorek and B. McFarland, "An Integrated 2.5GHz SD Frequency Synthesizer with 5us Settling and 2MB/s Colsed Loop Modulation," IEEE International Solid-State Circuit Conference, Session 12, pp. 200-201, Feb. 2000.

[5] R. Ahola and K. Halonen, "A 4GHz Fractional-N Frequency Synthesizer," IEEE ICECS , vol. 1, pp. 239-242, 2000.